## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-220192

(43) Date of publication of application: 30.08.1996

(51)Int.CI.

G01R 31/28 G01R 31/317 G06F 11/22

(21)Application number: 07-044804

(71)Applicant: HITACHI LTD

(22)Date of filing:

09.02.1995

(72)Inventor: MATSUSHIMA JUN

NISHIDA TAKAO


KAGEYAMA NAOHIRO

### (54) BUILT-IN TYPE SELF-TEST LOGIC CIRCUIT

#### (57)Abstract:

PURPOSE: To specify a failed LSI and to indicate a failed part in a substrate for mounting a plurality of LSIs and performing BIST control.

CONSTITUTION: A peculiar scan address is assigned to each FF152 in LSIs 102–105 to be inspected which can be scanned and data are read and written by a random access scan control circuit 151 under the control of an inspection control LSI 101. The inspection control LSI is provided with a scan control part and a BIST (built-in type self-test) control part and the BIST control part is provided with a pseudo random number generator 128, an address incrementer 121, and a code compressor 118 consisting of single input liner feedback registers (SISR) equivalent to the number of LSIs to be inspected. A pseudo random number is successively written into each flip flop at the time of scan—in and data are read from each flip—flop at the time of scan—out and are inputted to each corresponding SISR of the code compressor.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-220192

(43)Date of publication of application: 30.08.1996

(51)Int.CI.

G01R 31/28 G01R 31/317 G06F 11/22

(21)Application number: 07-044804

(71)Applicant: HITACHI LTD

(22)Date of filing:

09.02.1995

(72)Inventor: MATSUSHIMA JUN

**NISHIDA TAKAO** 


KAGEYAMA NAOHIRO

## (54) BUILT-IN TYPE SELF-TEST LOGIC CIRCUIT

### (57)Abstract:

PURPOSE: To specify a failed LSI and to indicate a failed part in a substrate for mounting a plurality of LSIs and performing BIST control.

CONSTITUTION: A peculiar scan address is assigned to each FF152 in LSIs 102-105 to be inspected which can be scanned and data are read and written by a random access scan control circuit 151 under the control of an inspection control LSI 101. The inspection control LSI is provided with a scan control part and a BIST (built-in type self-test) control part and the BIST control part is provided with a pseudo random number generator 128. an address incrementer 121, and a code compressor 118 consisting of single input liner feedback registers (SISR) equivalent to the number of LSIs to be inspected. A pseudo random number is successively written into each flip flop at the time of scan-in and data are read from each flip-flop at the time of scan-out and are inputted to each corresponding SISR of the code compressor.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

### (11)特許出願公開番号

# 特開平8-220192

(43)公開日 平成8年(1996)8月30日

(51) Int.Cl. <sup>6</sup>		設別記号	庁内整理番号	FΙ			技術表示箇所
G01R	31/28			G01R	31/28	G	
	31/317			G06F	11/22	360A	
G06F	11/22	360		G 0 1 R	31/28	Α	
						Y	
				審查請	求 未請求	請求項の数3 F1	D (全 10 頁)


(21)出願番号	特願平7-44804	(71)出頭人	000005108
(22)出顧日	平成7年(1995)2月9日		株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地
		(72)発明者	松鳴 潤 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内
		(72)発明者	西田 隆夫 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内
		(72)発明者	<ul><li>影山 直洋</li><li>東京都国分寺市東恋ケ窪1丁目280番地</li><li>株式会社日立製作所中央研究所内</li></ul>
		(74)代理人	弁理士 笹岡 茂 (外1名)

## (54) 【発明の名称】 組み込み型自己テスト論理回路

#### (57) 【要約】

【目的】 複数のLSIを搭載しBIST制御を行なう 基板において、故障の発生したLSIを特定可能とし、 故障が発生した個所を指摘可能とする。

【構成】 各検査対象LSI102~105内の各FF152 は、固有のスキャンアドレスが割り当てられスキャン可能なFFであり、検査制御LSI101の制御の下にランダムアクセススキャンコントロール回路151により、データの読み出し、書き込みが行なわれる。検査制御LSIは、スキャン制御部とBIST(組み込み型自己テスト)制御部を備え、BIST制御部は、疑似乱数発生器128と、アドレスインクリメンタ121と、検査対象LSI数の単一入力線形フィードバックレジスタ(SISR)からなる符号圧縮器118を備え、スキャンイン時、各フリップフロップに疑似乱数を順次書き込み、スキャンアウト時、各フリップフロップ内のデータを読み出し、前記符号圧縮器の対応する各SISRに入力する。



1

### 【特許請求の範囲】

【請求項1】 夫々が固有の検査LSIアドレスを割り当てられた複数の検査対象LSIと1つの検査制御LSIを備える組み込み型自己テスト論理回路であって、前記各検査対象LSIは、

固有のスキャンアドレスが割り当てられスキャン可能なフリップフロップであり、入出カピンと内在するRAMの入出カピン全てに付加されたフリップフロップおよび内在するフリップフロップと、デコーダを有し、与えられたスキャンアドレスによりフリップフロップを選択し、選択されたフリップフロップの読み出しまたは書き込みを行ない、

前記検査制御LSIは、

スキャン制御部とBIST (組み込み型自己テスト) 制御部と該両制御部をスキャン/BISTモード切替信号により選択するセレクタを備え、

前記スキャン制御部は、外部より与えられるスキャンアドレスと検査対象LSIアドレスにより検査対象LSIの任意のフリップフロップを指定し、外部から与えられるスキャンインデータを書き込むスキャンインまたは指 20 定されたフリップフロップ内のデータを読み出すスキャンアウトを行ない、

前記BIST制御部は、テストパターン用疑似乱数を発生する疑似乱数発生器と、テスト用クロックに従い順次スキャンアドレスを出力するアドレスインクリメンタと、検査対象LSI数の単一入力線形フィードバックレジスタ(SISR)からなる符号圧縮器を備え、

スキャンイン時、スキャンアドレスで指定される各検査 対象LSIのフリップフロップに前記疑似乱数を順次書 き込み、

スキャンアウト時、スキャンアドレスで指定される各検査対象LSIのフリップフロップ内のデータを読み出し、前記符号圧縮器の対応する各SISRに入力することを特徴とする組み込み型自己テスト論理回路。

【請求項2】 請求項1記載の組み込み型自己テスト論理回路において、

前記符合圧縮器は、1つの制御入力により、全てのSISRのフィードバックループを切断し、全てのSISRへの入力信号を阻止すると同時に、各SISRを直列に接続し、かつ、1番前段のSISRの出力と一番後段の40SISRの入力を接続し、ループ状のシフトレジスタになるよう構成し、圧縮符合取り出し時に、内部データの破壊を防ぐ非破壊シフトループを備えるようにすることを特徴とする組み込み型自己テスト論理回路。

【請求項3】 請求項1記載の組み込み型自己テスト論理回路において、

検査対象LSI数の単一入力線形フィードバックレジスタ(SISR)からなる符号圧縮器に替えて、複数の入力を、1つのフィードバックループにより符号圧縮を行う多入力符号圧縮器(MISR)を備え、該MISR

2

は、1つの制御入力より、MISRのフィードバックループを切断し、全ての入力信号を阻止し、ループ状のシフトレジスタを構成し、圧縮符合取り出し時に、内部データの破壊を防ぐ非破壊シフトループを備えるようにすることを特徴とする組み込み型自己テスト論理回路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は故障診断可能な論理回路に係り、特に多数のLSIを搭載する基板や多数の論理ブロックより構成される大規模なLSI、MCM(Multi Chip Module)等の故障診断の高速化、故障解析の容易化を可能にする自己診断可能な論理回路に関する。

[0002]

30

【0003】ここで、代表的なシフトスキャン回路であ る、LSSDについて図3により説明する、ランダムア クセススキャン回路については、実施例1におけるラン ダムアクセススキャンコントロール回路により説明す る。図3においてスキャンイン322、システムクロッ ク324、シフトクロックC1 325、及びC2 3 26、スキャンアウト327はエッジピン、313~3 20はフリップフロップである。スキャンインピン32 2から全フリップフロップを経由してスキャンアウトピ ンにいたるチェインをスキャンチェインと呼ぶ。各フリ ップフロップは2個1組で2相のクロックにより制御さ れる、2個1組のフリップフロップの前段のフリップフ ロップはシステムクロックとシフトクロックC1の二つ のクロックを有しており、システムクロックを入力した 場合、論理回路311からデータを入力し、C1クロッ クを入力した場合、スキャンチェイン側からデータを入 力する。シフトクロックC2を入力することにより、2 個1組のフリップフロップの前段のフリップフロップの 値を後段のフリップフロップに取り込むことができる。 テストデータのスキャンイン・アウト、つまり、スキャ ンチェイン中のデータの移動をする場合、C1のクロッ

クを入力し、スキャンインよりフリップフロップ313 ヘデータが、フリップフロップ315、317、319 はシフトチェイン前段のフリップフロップ314、316、318よりデータを取り込む、続いて、C2を入力すると、各組のフリップフロップのデータが後段のフリップフロップ314、316、318、320へ取り込まれ、論理回路312、スキャンアウトへ出力される。フリップフロップが論理回路からデータを取り込む、つまり、通常の動作の場合、システムクロック324を入力し、前段のフリップフロップにデータを論理回路31 101より取り込む、次にC2を入力すると、後段のフリップフロップにデータが取り込まれ、論理回路312へデータが出力される。

【0004】スキャン設計されたLSIを、より効率的 に検査する方法として、テストのための実行制御回路を 被テスト回路の内部に組み込んでテストを行う組み込み 型自己テスト (Built In Self Test 以下BISTと略す。)がある。図2にBISTの概 念図を示す。BISTではスキャン設計された被検査回 路202とその被検査回路に大量のパターンを与えるた 20 めの疑似乱数テストパターン発生器201、出力応答系 列を圧縮し最終パターンでのみの比較で良否判定するた めの、パターン圧縮器203より構成される。通常パタ ーン発生器、パターン圧縮器には線形フィードバックレ ジスタ (Liner Feedback Shift Register 以下LFSRと略す。)を用いる。 LFSRを用いたパターン発生器では「全て0」を除く 全てのパターンを疑似ランダム的に発生することが可能 である。また、LFSRを用いたデータ圧縮方法をシグ ネチャ解析、圧縮用LSFRをシグネチャアナライザと 30 いう。LFSRを利用した疑似乱数発生器の例を図4 に、シグネチャアナライザの例を図5に示す。また、多 くのLSIを搭載した基板では個々のLSIで乱数発生 器、パタン圧縮器を持たずに、1つのBIST制御部で 複数のLSIのBIST制御を行う方法がある。この場 合乱数発生器パタン圧縮器等を複数用意しなくて良いた め、ハードウェアオーバヘッドが少ないという利点があ る。

#### [0005]

【発明が解決しようとする課題】従来の技術で記述し 40 た、複数のLSIのBIST制御を同一基板上の一つの LSIで行う方法の場合、パタン圧縮器が1つのため故障のあるLSIを特定できないという欠点がある、これを、解決するために、基板上のLSIを個別にテスト検査するということが考えられるが、この場合は、検査のための時間が多くかかるという問題が発生する。また、従来のLFSRを利用した符合圧縮器では一度中のデータを取り出すと、中のデータが破壊されてしまうため、中断して途中で良否判定し、その後続きのテストを行うことができない。単純に回路の良否の判定であれば、大50

4

量のパタンで全てのテストを実行後、良否の判定のみでよいが、不良解析時などに膨大なBISTのテストパタン中のどの部分で故障が発生したかの解析を行うためには、ある程度のパタンまでを実行したところで、圧縮符合を取り出し、良否判定を行い、ここで不良が発見されば、不良解析時に、解析するパタンを少ないテストパタンに限定可能である。しかし、この時点で不良が発見されない場合、検査結果を格納している符合圧縮器の内容が検査結果取り出しのために破壊されてしまうため、再び1番最初のパタンからの検査やり直しとなる。従来のBISTでの不良解析では不良の発生したテストパタンを限定するためには、1番最初のパタンからの検査やり直しを何回も繰り返す必要があった。

【0006】本発明の目的は、複数のLSIを搭載しBIST制御を行なう基板において、故障の発生したLSIを特定可能とし不良解析を容易に行なえるようにすることにある。本発明の他の目的は、BISTの膨大なテストパタンにおいて、故障が発生した個所を指摘可能とし、不良解析を容易にすることにある。

#### [0007]

【課題を解決するための手段】上記目的を達成するた め、本発明は、夫々が固有の検査LSIアドレスを割り 当てられた複数の検査対象LSIと1つの検査制御LS I を備える組み込み型自己テスト論理回路であって、前 記各検査対象LSIは、固有のスキャンアドレスが割り 当てられスキャン可能なフリップフロップであり、入出 カピンと内在するRAMの入出カピン全てに付加された フリップフロップおよび内在するフリップフロップと、 デコーダを有し、与えられたスキャンアドレスによりフ リップフロップを選択し、選択されたフリップフロップ の読み出しまたは書き込みを行ない、前記検査制御LS Iは、スキャン制御部とBIST(組み込み型自己テス ト) 制御部と該両制御部をスキャン/BISTモード切 替信号により選択するセレクタを備え、前記スキャン制 御部は、外部より与えられるスキャンアドレスと検査対 象LSIアドレスにより検査対象LSIの任意のフリッ プフロップを指定し、外部から与えられるスキャンイン データを書き込むスキャンインまたは指定されたフリッ プフロップ内のデータを読み出すスキャンアウトを行な い、前記BIST制御部は、テストパターン用疑似乱数 を発生する疑似乱数発生器と、テスト用クロックに従い 順次スキャンアドレスを出力するアドレスインクリメン 夕と、検査対象LSI数の単一入力線形フィードバック レジスタ(SISR)からなる符号圧縮器を備え、スキ ャンイン時、スキャンアドレスで指定される各検査対象 LSIのフリップフロップに前記疑似乱数を順次書き込 み、スキャンアウト時、スキャンアドレスで指定される 各検査対象LSIのフリップフロップ内のデータを読み 出し、前記符号圧縮器の対応する各SISRに入力する ようにしている。さらに、前記符合圧縮器は、1つの制

5

御入力により、全てのSISRのフィードバックループを切断し、全てのSISRへの入力信号を阻止すると同時に、各SISRを直列に接続し、かつ、1番前段のSISRの出力と一番後段のSISRの入力を接続し、ループ状のシフトレジスタになるよう構成し、圧縮符合取り出し時に、内部データの破壊を防ぐ非破壊シフトループを備えるようにしている。また、検査対象LSI数の単一入力線形フィードバックレジスタ(SISR)からなる符号圧縮器に替えて、複数の入力を、1つのフィードバックループにより符号圧縮を行う多入力符号圧縮とが、該MISR)を備え、該MISRは、1つの制御入力を切断し、全ての入力信号を阻止し、ループ状のシフトレジスタを構成し、圧縮符合取り出し時に、内部データの破壊を防ぐ非破壊シフトループを備えるようにしている。

[0008]

【作用】上記手段により、複数LSIを搭載した基板おいてBIST制御部分が1つにまとめられ、LSIの検査結果を格納する符合圧縮器が複数搭載されているので、故障の発生したLSIを特定することが可能になり、不良解析を容易にすることができる。また、複数の符合圧縮器を符合圧縮モード、データ取り出しモードのとき、全符合圧縮器で一つのループ状のシフトのとき、全符合圧縮器で一つのループ状のシフトのとき、全符合圧縮器で一つのループ状のシフトのとき、全符合圧縮器で一つのループ状のシフトのとき、全符合圧縮器で一つのループ状のシフトのとき、全符合圧縮器で一つのループ状のシフトのとき、全符合圧縮器で一つのループ状のシフトのとき、全符合圧縮器で一つのループ状のシフトのとき、全符合圧縮器で一つのより、アクを形成しているため、BISTの膨大なテストバタンにおける故障個所を検知することが可能となり、不良解析を容易にすることができる。

[0009]

【実施例】図1に1実施例を示す。基板上に複数の被検 査LSI102~105と1つの検査制御を行うLSI 101が搭載されている。これら、被検査LSIはラン ダムアクセススキャンコントロール回路151を付加し たスキャン設計となっている。ここで使用しているラン ダムアクセススキャンコントロール回路を図6を用いて 説明する。図6ではフリップフロップセル621~62 9 (図1で代表して符号152を付して示すフリップフ ロップセルに対応する)を含んだ構成として示す。図6 のランダムアクセススキャンコントロール回路のエッジ 40 ピンはスキャン回路の入力としてスキャンインデータ6 01、スキャンイネーブル602、スキャンアドレス6 04~607、スキャン回路の出力として、スキャンア ウトデータ608、他にLSIのクロック入力のエッジ ピン609、610がある。また、内部の構成は主に、 アドレスデコーダ660とフリップフロップセル621 ~629である。回路は、通常動作とスキャン動作の2 つの動作モードがある、この動作モードを選択するのが スキャンイネーブル602である。 スキャンイネーブル 602が '0' の時通常モード、 '1' の時スキャンモ 50 6

ードで動作する。

値が出力される。

【0010】スキャンモードの時スキャンインデータ6 01よりスキャンインする値を入力する、また、スキャ ンアドレス603~606より値を設定するフリップフ ロップのアドレスを入力する。この状態で、クロック1 609を入力するとスキャンアドレスの示すフリップ フロップに値が取り込まれる。たとえば、スキャンアド レスが'0000'のフリップフロップ621に'1' をスキャンインする場合、アドレスデコーダ660によ り選択されたフリップフロップのアドレス線641が '1'の値を取り、また、スキャン時はスキャンイネー ブル602が'1'のため、スキャンインデータ601 とスキャンイネーブル602のAND611の出力は '1'となる。フリップフロップ621内のAND素子 632はスキャンアドレス641とスキャンイネーブル 602とAND素子611の出力を入力し全て値が '1'であるため、出力値は'1'となる。フリップフ ロップ621のデータ入力640からのデータはスキャ ンイネーブルの反転612とのAND631により常に 'O'である。OR素子633は631と632の出力 '0'、'1'を入力し'1'の値を取る。この結果フ リップフロップ634のデータは'1'の値を取る。 【0011】いま、スキャンイネーブルの反転612と スキャンアドレス641のOR638はアドレスの選択 により'1'の値を取る。また、クロック 609と〇 R素子638のAND素子635の出力はクロック1 609と同じになる。ここで、クロック1 609が入 力されるとフリップフロップ634にOR素子633か ら値が取り込まれる。この動作がスキャンインである。 値の設定が必要な全てのフリップフロップにスキャンイ ンした後、クロック610よりクロック2を入力する、 すると各フリップフロップセルからスキャンインされた

【0012】次に、通常モードつまり、スキャンイネーブル602を0 とし、クロック2 610を入力するとフリップフロップ634の値がフリップフロップ636に取り込まれデータ出力639から論理回路にスキャンインされたデータが出力される。通常モードの場合、スキャンイネーブルの反転612が1 であるため、0R素子638の値は全てのフリップフロップで1 となる。

【0013】また、AND素子631は片側の入力が '1'であるためもう片側の入力である640の値をそのまま取る。スキャンイネーブル602が'0'である ためAND素子632の出力は'0'となるため、63 1と632を入力する633のOR素子は、631の値を取る、つまりデータ入力640の値となる。ここで、クロック1 609を入力すると、AND素子635は 片側の入力であるOR素子638が'1'であるためクロック1の値をそのまま出力し、これにより、フリップ フロップ634は論理回路側からの値を取り込む。このように、スキャンイン後に論理回路からの値を取り込む 動作をクロックアドバンスという。

【0014】スキャンアウトを行うときは、まず、クロック2 610を入力しフリップフロップ634のデータをフリップフロップ636に設定する。つぎに、スキャンイネーブルを 1 としスキャンアウトしたいアドレスを選択すればアドレスの選択されたフリップフロップのデータが出力される。このとき、選択されたフリップフロップセル以外のセルはAND素子637により値 10がつねに 10 になっており、このため、全てのフリップフロップセルのOR650の出力は選択されたフリップフロップセルの値をとる。

【0015】つぎに、この構成で、被検査LS 1102 にスキャン動作を行う場合について説明する。他の被検 査LSI103、104、105についても検査LSI アドレス109、110の値を変えるだけで全く同様に スキャン動作を行う。まず、スキャン/BIST切替信 号117の値を'0'スキャン/通常論理切替信号17 0の値を'1'としスキャンモードを選択する。スキャ 20 ン/BIST切替信号117が'0'の場合セレクタ1 22、127により、基板の外部よりスキャンアドレ ス、スキャンデータを入力するための、スキャンアドレ ス入力111~114、スキャンデータ入力115が選 択され、各被検査LSIのスキャンアドレス183、1 87、191、195、スキャンインデータ184、1 88、192、196へと出力される。また、検査しS Iアドレス109、110より被検査LSI102の検 査LSIアドレス'00'を入力し、この先につながる デコーダ120に入力する、デコーダ120はアドレス 30 '00'により4本の出力の内1本のみを'1'とし残 りの3本を'0'とする。デコーダ120の4つの出力 はそれぞれ、スキャン/通常論理切替信号170とのA ND171、172、173、174につながってい る。いま、をスキャン/通常論理切替信号170は '1'であるため、デコーダ120の出力そのままに、 AND素子171の出力のみが'1'となり、172、 173、174の出力は'0'となる。AND素子17 1、172、173、174の出力は、スキャン/BI ST切替信号117とのOR123、124、125、 126につながっており、いまスキャン/BIST切替 信号117は '0' であるため、OR素子123の出力 のみが '1' となり、124、125、126の出力は '0' となる。これらOR素子123、124、12 5、126はそれぞれ被検査対象LSI102、10 3、104、105のスキャンイネーブルにつながって おり、これにより、LSI通常論理で動作するか、スキ ャン動作するかを選択する。つまり、スキャン/通常論 理切替信号170が 11 でスキャン/BIST切替信 号117 '0' の場合 (スキャンモードの場合) 、デコ 50

8

ーダ120の出力がそのまま、各被検査LS I 102、 103、104、105のスキャンイネーブル182、 186、190、194の値となる。今回は、OR素子 123の出力が '1'、124、125、126の出力 が'0'となり、被検査LSI102のみが、スキャン 動作を行う。また、各、被検査LSI102のスキャン アウトデータ181、185、189、193は、検査 制御LSIのスキャンアウトデータセレクタ119につ ながっており、ここで、検査LSIアドレス109、1 10により、選択されスキャンデータ出力108より出 力される。いま、検査LSIアドレス109、110の 値は'00'であるから、スキャンアウトデータ181 が選択されスキャンデータ出力108より出力される。 【0016】次に、BISTモードでの動作について説 明する。BISTモード時は、スキャン/BIST切替 信号117を'1'としBISTモードを選択、符号圧 縮器118の圧縮、取出し切替107を'1'とし圧縮 モードとする。スキャン/BIST切替信号117を '1'としたことで、セレクタ122、127はそれぞ れアドレスインクリメンタ121、疑似乱数発生器12 8を出力する。ここで、アドレスインクリメンタの例を 図7に示す。アドレスインクリメンタは必要に応じて次 々アドレスをインクリメントするカウンタである。ま た、疑似乱数発生器は従来の技術と同じく図3のような

【0017】いま、スキャン/BIST切替信号117 が '1' のため、OR素子123、124、125、1 26の出力がすべて'1'となるため4つのLSI10 2、103、104、105が全てのスキャンイネーブ ル182、184、190、194が '1' となり、4 つのLSIに同時に疑似乱数パタンの配布が可能とな る。この状態でテストクロック116が入力されると全 LSIのフリップフロップに次々に疑似乱数のパタンが 設定されていく。全ての、フリップフロップに疑似乱数 パタンをセットし、クロックアドバンスの後、アドレス インクリメンタによりアドレスを送出し、スキャンアウ トを行う。スキャンアウトデータ181、185、18 9、193は検査制御LSI101の符号圧縮器118 につながっている。符号圧縮器では並列に読み込んだス キャンアウトデータをLSI数の単一入力線形フィード パックレジスタ (以下SISR-Single Inp ut Signature register) で圧縮 する、圧縮器の動作につては後ほど説明する。スキャン アウトが全て終了、つまり、符号圧縮器にて全てのフリ ップフロップからのデータ圧縮が終わると、1つのテス トパタンが完了する。実際のテストは、多数のテストパ タンでを用いて行われるために、これら、BISTモー ドとクロックをコントロールする論理が付加され、外部 からはクロックの入力だけで次々と疑似乱数パタンをし SIに付加し、検査を行う。

LFSRによる乱数発生器である。

【0018】BISTで全てのテストパタンを完了後、 圧縮/取出し切替107を'0'とし、圧縮されたテス ト結果を106より取り出し、期待値照合を行い良否判 定を行う。ここで、この実施例の符号圧縮器の構造を図 8を用いて説明する、尚、図8では単純化のためSIS R内のフリップフロップのリセット、及びクロックは省 略する。まず、圧縮/取出し切替802が'1'の場 合、セレクタ816~819は各LSIからのスキャン アウトデータ803~806を選択し、SISR811 ~814はLSIのスキャンアウトデータ803~80 10 6を入力する。この状態で、クロックを入力すると、各 SISRが動作しスキャンアウトデータを取込み、圧縮 する。テスト完了後、圧縮/取出し切替802を'0' とする。この状態では、セレクタ816~819は全て 前段ののSISRの出力を読み込むようになり、また、 AND素子821~824により、各SISRのフィー ドバックループストップさせ、全てのSISRをつなげ たループ状のシフトレジスタとなる。圧縮/取出し切替 802を'0'としたまま、順次クロックを入力する と、各SISRのデータが圧縮符号801として取り出 20 される。このとき、取り出されたデータはセレクタ81 9を通ってSISR4に入力され、再びこのループ状の シフトレジスタに入るため、全てのデータを取り出した ときこの各SISRは取り出し開始前と全く同じ状態と なる。再び、テストの続きを行う必要があれば、圧縮/ 取出し切替802を'1'とし、テストデータの圧縮を 行う。つまり、中断、継続実行を繰り返しながら、BI STを行うことが可能であり、テストパタンのどの部分 で不良が発生したか知ることができ、不良解析容易とな る。

【0019】別の実施例として図9に示す構成のLSI のBISTについて説明する。図9のLSIの検査容易 化のための論理は、並列に疑似乱数を発生する乱数発生 器911と、この、乱数発生器より検査データをスキャ ンインする境界スキャン913 (Boundary s can "IEEE P1149.1 で規格化)とシ フトスキャン914、これら、境界スキャン913、シ フトスキャン914からデータを入力し、圧縮する多入 力の符号圧縮器などから構成される。この回路でBIS Tの中断、継続実行を可能とするための、多入力符号圧 40 縮器912(以下MISR-Multi Input Signature Register) の例を図10 に示す、図10の例は12BITのLFSRによる4入 力符合圧縮器である。図10のMISRで、取出し切替 1011を '0' とし、圧縮モードでBISTを行う、 このとき、反転素子1020の出力は'1'となり、A ND素子1021、1022、1023、1024はそ れぞれ、シフトチェインからのデータをMISRに出力 する。反転1026のためAND素子1027の出力は ·O·となりAND素子1025の出力がMISRのフ 50 10

ィードバックループとなる。このため、この回路は通常のMISRとしてシフトチェインからのデータの圧縮動作をする。また、取出し切替1011を'1'とし、符号取り出しモードの時は、AND素子1021、1022、1023、1024、1025はすべて'0'固定となるため、この回路は、ループ状につながった単純なシフトレジスタとして動作する。図10の場合12段のフリップフロップで構成されているため、符号取り出しモードで12回クロックを入力すると、圧縮符号が取り出され、MISR内のデータも取りだし前の状態になる。

[0020]

【発明の効果】本発明によれば、複数LSIを搭載した基板におけるBIST制御部分を1つにまとめ、かつ、複数のLSIを同時に検査する論理回路に、これらのLSIの検査結果を格納する符合圧縮器を複数搭載しているため、故障の発生したLSIを特定可能とし、不良解析を容易にする。また、BIST制御部分に一つの制御入力を設け、符合圧縮モード、データ取り出しモードの2つのモードで切り替え可能とし、データ取り出しモードのとき、全符合圧縮器で一つのループ状のシフトレジスタを形成し、データ取り出し後も符合圧縮器の内容の破壊を防ぐようにしているため、BISTの中断および継続実行を可能としており、これにより、BISTの膨大なテストパタンのどのあたりで故障が発生したか知ることを可能とし、不良解析を容易にする。

【図面の簡単な説明】

【図1】本発明の実施例の全体構成を示す図である。

【図2】BISTの基本的な構成を示す図である。

【図3】シフトスキャン回路の一例を示す図である。

【図4】線形フィードバックレジスタによる疑似乱数発生器の一例を示す図である。

【図5】線形フィードバックレジスタによるシグネチャアナライザの一例を示す図である。

【図6】図1の構成におけるランダムアクセススキャンコントロール回路の一例を示す図である。

【図7】4ビットアドレスインクリメンタの一例を示す 図である。

【図8】SISRを用いた非破壊シフトレジスタを構成 する多入力符合圧縮器を示す図である。

【図9】シフトスキャンを用いたBISTの一例を示す 図である。

【図10】MISRを用いた非破壊シフトレジスタを構成する多入力符合圧縮器を示す図である。

【符号の説明】

100 複数LSI搭載基板

101 検査制御LSI

102~105 検査対象LSI

119、122、127、132、134、136、1 38 セレクタ - 11

120 デコーダ

121 アドレスインクリメンタ

128 乱数発生器 -

131, 133, 135, 137 SISR


12


\*151 ランダムアクセススキャンコントロール回路

152 フリップフロップ

621~629 フリップフロップ


【図1】





フリップフロップ EOR

Yans



【図9】

【図5】

· 図4

1/271

【図4】





図 5

【図6】






図 7

【図10】

